• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    為了以低成本得到形成埋入電極之可靠性高之半導體裝置，乃提供一種半導體裝置之製造方法，係具有下述製程：第1成膜製程，係於基板表面形成絕緣膜，並於該絕緣膜所形成之開口部的內部形成由金屬氧化物所構成之第1膜；氫自由基處理製程，係對該第1膜照射原子狀氫；第2成膜製程，係於該氫自由基處理製程之後，於該開口部之內部形成由金屬所構成之第2膜；以及電極形成製程，係於形成該第2膜之後，於該開口部之內部形成由金屬所構成之電極。
    公开号:TW201322312A
    申请号:TW101121446
    申请日:2012-06-15
    公开日:2013-06-01
    发明作者:Kenji Matsumoto；Atsushi Gomi；Tatsuo Hatano；Tatsufumi Hamada
    申请人:Tokyo Electron Ltd；
    IPC主号:H01L21-00
    专利说明:
    半導體裝置之製造方法、半導體裝置、半導體裝置之製造裝置及記憶媒體
    本發明係關於一種半導體裝置之製造方法、半導體裝置、半導體裝置之製造裝置及記憶媒體。
    近年，需要製作小型同時高速而具有可靠性之電子機器，為了達成半導體裝置(元件)之高速化、微細化、高積體化，係採用於層間絕緣膜中埋入有金屬配線之多層配線構造。在金屬配線之材料方面，一般係使用電子遷移小、電阻低的Cu(銅)。如此之多層配線，係藉由將既定區域之層間絕緣膜去除直到在層間絕緣膜下所設之配線露出為止以形成槽渠等，並對所形成之槽渠內埋入銅而形成者，但為了防止銅擴散至層間絕緣膜等，係於形成了防護膜後，進行銅所構成之膜的成膜等。
    另一方面，在此防護膜方面雖使用Ta(鉭)、TaN(氮化鉭)等，但近年來揭示之技術係使用可得到厚度薄且均勻性高之膜的MnOx(氧化錳)膜。但是，由於在MnOx膜上所成膜之Cu的附著力弱，故成為良率降低、可靠性降低之原因。因此，亦揭示了一種方法，係進一步於MnOx膜上形成和Cu之密合性高的Ru(釕)膜，並於Ru膜上形成由Cu所構成之埋入電極(參見專利文獻1、2)。
    先前技術文獻
    專利文獻1 日本特開2008-300568號公報
    專利文獻2 日本特開2010-21447號公報
    另一方面，當於利用CVD(Chemical Vapor Deposition)法來形成了MnOx膜之物體上以CVD法來形成Ru膜之情況，Ru之核形成密度低、Ru膜形成之醞釀時間長、所形成之Ru膜的片電阻高、MnOx膜與Ru膜之密合性不充分，此為問題所在。
    本發明係鑑於上述情況所得者，其目的在於提供一種半導體裝置之製造方法、半導體裝置、半導體裝置之製造裝置及記憶媒體，係於層間絕緣膜處形成槽渠等，並於槽渠內積層形成MnOx膜以及Ru膜，進而於其上形成Cu等埋入電極所得到之半導體裝置，其Ru膜形成之醞釀時間短、Ru膜之片電阻低、且MnOx膜與Ru膜之密合性高。
    本發明係具有下述製程：第1成膜製程，係於基板表面形成絕緣膜，並於該絕緣膜所形成之開口部的內部形成由金屬氧化物所構成之第1膜；氫自由基處理製程，係對該第1膜照射原子狀氫；第2成膜製程，係於該氫自由基處理製程之後，於該開口部之內部形成由金屬所構成之第2膜；以及電極形成製程，係於形成該第2膜之後，於該開口部之內部形成由金屬所構成之電極。
    此外，本發明之特徵在於：該氫自由基處理製程係達成縮短該第2膜之醞釀時間、提高膜厚均勻性、提高片電阻、提高密合性中之一者。
    此外，本發明之特徵在於：該氫自由基處理係於該基板受到加熱之狀態下來進行者。
    此外，本發明之特徵在於：該氫自由基處理係減少該第1膜中之碳(C)成分。
    此外，本發明之特徵在於：該原子狀氫係藉由遠距離電漿所產生者。
    此外，本發明之特徵在於：該第1膜係由含有選自Mg、Al、Ca、Ti、V、Cr、Mn、Fe、Co、Ni、Ge、Sr、Y、Zr、Nb、Mo、Rh、Pd、Sn、Ba、Hf、Ta以及Ir當中1或2以上元素的氧化物者所成膜者。
    此外，本發明之特徵在於：該第1膜係含有Mn之氧化物。
    此外，本發明之特徵在於：該第1膜係藉由CVD法、ALD法或是超臨界CO2法所成膜者。
    此外，本發明之特徵在於：該第1膜係藉由熱CVD法或是熱ALD法或是電漿CVD法或是電漿ALD法或是超臨界CO2法所成膜者。
    此外，本發明之特徵在於：該第2膜係由含有選自Fe、Co、Ni、Ru、Rh、Pd、Os、Ir以及Pt當中1或2以上元素者所成膜者。
    此外，本發明之特徵在於：該第2膜係藉由CVD法、ALD法或是超臨界CO2法所成膜者。
    此外，本發明之特徵在於：該第2膜係藉由熱CVD法或是熱ALD法或是電漿CVD法或是電漿ALD法或是超臨界CO2法所成膜者。
    此外，本發明之特徵在於：該電極係藉由銅或是含銅材料所形成者。
    此外，本發明之特徵在於：該電極係藉由熱CVD法、熱ALD法、電漿CVD法、電漿ALD法、PVD法、電鍍法、無電鍍法、超臨界CO2法中1或是2以上之方法所成膜者。
    此外，本發明之特徵在於：具有藉由前述記載之半導體裝置之製造方法所形成之膜構造。
    此外，本發明之半導體裝置之製造裝置，係於基板表面形成絕緣膜，並於該絕緣膜所形成之開口部的內部形成由金屬氧化物所構成之第1膜，然後對該第1膜照射原子狀氫，於照射該原子狀氫之後在該開口部之內部形成由金屬所構成之第2膜，並於該第2膜上形成由金屬所構成之電極；特徵即在於對第1膜照射原子狀氫。
    此外，本發明之特徵在於：具有用以產生該原子狀氫之遠距離電漿產生部。
    此外，本發明之特徵在於：具有用以加熱該基板之加熱機構。
    此外，本發明之特徵在於：記憶一種可被系統控制部(電腦)讀取之程式，該系統控制部(電腦)係控制實施前述記載之製造方法。
    本發明之半導體裝置之製造方法、半導體裝置、半導體裝置之製造裝置以及記憶媒體，係於槽渠等形成MnOx膜、Ru膜、Cu等埋入電極之半導體裝置，由於Ru膜形成之醞釀時間短、Ru膜之片電阻低、MnOx膜與Ru膜之密合性高，而可提供高可靠性之配線。再者，有助於配線構造之微細化與高密度構造，而能以低成本來得到半導體裝置。
    針對實施發明之形態說明如下。此外，針對相同構件等係賦予同樣符號而省略說明。此外，氧化錳隨價數之不同而存在有MnO、Mn3O4、Mn2O3、MnO2等，此等全部以MnOx表示。此外，X係1以上2以下之值。再者，雖有可能因為和基板構成元素之SI產生反應而形成MnSixOy(錳矽化物)，但此處將其視為包含在MnOx當中。
    (MnOx膜與Ru膜之檢討1)
    首先，針對完成本發明為止之檢討內容來說明。具體而言，如圖1所示般，針對於基板10上積層形成有作為第1膜之MnOx膜11以及作為第2膜之Ru膜12者，就MnOx膜11有無氫自由基處理的差異所造成Ru膜12之成膜速率以及片電阻的變化來說明。
    在基板10方面係使用於矽基板10a上形成有TEOS膜10b者，於TEOS膜10b上以基板溫度200℃之條件利用CVD形成MnOx膜11後，於氬環境氣氛中將基板溫度加熱到約250℃來進行脫氣。之後，樣品1A係以基板溫度約200℃之條件利用CVD來形成Ru膜12。另一方面，樣品1B係加熱到400℃來進行氫自由基處理後，以基板溫度約200℃之條件利用CVD來形成Ru膜12。此外，利用CVD形成MnOx膜11之際，係例如將(EtCp)2Mn等有機金屬材料當作成膜原料使用，於利用CVD來形成Ru膜12之際，係將Ru3(CO)12等有機金屬材料當作成膜原料使用。
    此處，所說的氫自由基處理意指以遠距離電漿(remote plasma)、電漿、加熱燈絲等來產生原子狀氫，而使得產生的原子狀氫照射於基板10之既定面的處理。
    圖2係顯示樣品1A與樣品1B之Ru膜的成膜時間與膜厚關係。此外，為了比較起見，一併顯示了取代MnOx膜而分別形成SiO2膜、Ti膜、TaN膜之情況。如樣品1A所示般，當未對於MnOx膜11進行氫自由基處理便於MnOx膜11上形成Ru膜12之情況，推測由於直到成膜時間經過10秒都尚未沉積Ru膜，故醞釀時間需要10秒左右。另一方面，對MnOx膜11表面進行氫自由基處理過之樣品1B，推測直到開始成膜之所需時間(=醞釀時間)接近於零。從而，藉由對MnOx膜11表面進行氫自由基處理，可縮短於MnOx膜11上形成Ru膜12之醞釀時間。
    圖3係顯示樣品1A與樣品1B之Ru膜12之膜厚與片電阻Rs之關係。此外，為了進行比較，一併顯示了取代MnOx膜11而分別形成SiO2膜、Ti膜、TaN膜之情況。如樣品1A所示般，當未對於MnOx膜11進行氫自由基處理即於MnOx膜11上形成Ru膜12之情況，會和底層為SiO2膜之情況同樣地造成片電阻Rs高，片電阻Rs對Ru膜12之膜厚依存性也高。但是，如樣品1B所示般，藉由對MnOx膜11之表面進行氫自由基處理，則於MnOx膜11上所形成之Ru膜12的片電阻Rs會變低，而和底層為Ti膜、TaN膜之情況同樣地，片電阻Rs對Ru膜12之膜厚依存性也變低。此外，雖此處並未圖示，但確認了於MnOx膜11上所形成之Ru膜12之晶圓面內膜厚均勻性獲得了改善。
    由以上可知，藉由對MnOx膜11表面進行氫自由基處理，可提高Ru膜12之成膜速率、縮短Ru膜形成之醞釀時間、降低片電阻Rs，進而可改善Ru膜之晶圓面內膜厚均勻性。推測此乃藉由進行氫自由基處理而使得MnOx膜11表面之MnOx還原成為Mn等之故。此外，在其他可能性方面被認為是MnOx之x變小、或是MnOx變化成為MnSixOy、或是MnOx之表面成為氫末端、或是MnOx膜中之殘留碳降低之此等複合效果所致。
    (MnOx膜與Ru膜之檢討2)
    其次，如圖4所示般，針對於基板10形成有MnOx膜11之上再形成Cu膜13者(樣品2A、2B、3A、3B)、以及如圖5所示般於基板10形成有MnOx膜11之上再形成Ru膜12且進而形成Cu膜13者(樣品4A、4B)進行SIMS(Secondary Ion-microprobe Mass Spectrometer)組成分析的結果來說明。
    具體而言，於基板10之TEOS膜10b上以基板溫度200℃之條件利用CVD形成MnOx膜11後，於氬環境氣氛中將基板溫度加熱至約250℃來進行脫氣。之後，樣品2A以及2B係藉由PVD來形成Cu膜13。此外，樣品3A以及3B係加熱到400℃進行氫自由基處理後，利用PVD來形成Cu膜13。此外，樣品4A以及4B係加熱到400℃進行氫自由基處理後，以基板溫度約200℃之條件利用CVD形成Ru膜12，進而利用PVD來形成Cu膜13者。此外，分別之樣品係以TEOS膜10b成為100nm、MnOx膜11成為4.5nm、Ru膜12成為2nm、Cu膜13成為100nm的方式而成膜者。此外，關於樣品2B、3B、4B係於成膜後在氬環境氣氛中以400℃進行了1小時退火。
    圖6係顯示樣品2A之SIMS分析結果，圖7係顯示樣品2B之SIMS分析結果，圖8係顯示樣品3A之SIMS分析結果，圖9係顯示樣品3B之SIMS分析結果，圖10係顯示樣品4A之SIMS分析結果，圖11係顯示樣品4B之SIMS分析結果。從圖6到圖11之SIMS分析結果，橫軸係表示膜之深度，縱軸係表示個別元素之濃度。
    若對於圖6以及圖7所示樣品2A以及2B之情況與圖8以及圖9所示樣品3A以及3B之情況進行比較，確認了被認為是由於以CVD形成MnOx膜11等之際混入之C(碳)的波峰Cp會藉由進行氫自由基處理而減少，藉由氫自由基處理可去除膜中之C成分之一部分。
    此外，圖7所示樣品2B以及圖9所示樣品3B之情況，由於未形成Ru膜12，故藉由進行400℃之退火，Mn會擴散至Cu層13，而於圖11所示樣品4B之情況，由於形成有Ru膜12而可防止Mn擴散至Cu膜13。此外，一般認為在樣品4A以及4B之所以增加了C乃是由於利用CVD形成Ru膜12所導致者。
    由以上可知，於MnOx膜11上形成Ru膜12之際，藉由形成MnOx膜11後進行氫自由基處理，可提高Ru膜12之成膜速率、降低片電阻。此外，可藉由進行氫自由基處理來去除膜中之C成分的一部分。
    本發明係基於以上檢討結果所得見解者。
    (半導體裝置之製造裝置)
    針對本實施形態之半導體裝置之製造裝置來說明。此外，所說的晶圓W意指基板或是形成有膜之基板。圖12係顯示本實施形態之半導體裝置之製造裝置的處理系統。此處理系統係具有4個處理裝置111、112、113、114；大致六角形狀之共通搬送室121；具有加載互鎖機能之第1加載互鎖室122以及第2加載互鎖室123；以及細長的導入側搬送室124。於4個處理裝置111~114與大致六角形狀之共通搬送室121之間分別設有閘閥G，於搬送室121與第1加載互鎖室122以及第2加載互鎖室123之間分別設有閘閥G，於第1加載互鎖室122以及第2加載互鎖室123與導入側搬送室124之間分別設有閘閥G。每個閘閥G可進行開閉，可藉由開放閘閥G而於裝置間等移動晶圓W。於導入側搬送室124，例如3個導入埠125經由開閉門126來連接著，於導入埠125內收容著匣式容器127(收納有複數晶圓W)。此外，於導入側搬送室124設有定向器128，用以進行晶圓W之定位等。
    於搬送室121設有搬送機構131，其具有用以搬送晶圓W而可進行伸縮之拾取器(pick up)。此外，於導入側搬送室124設有導入側搬送機構132，其具有用以搬送晶圓W而可進行伸縮之拾取器，導入側搬送機構132係以可在導入側搬送室124內所設置之導軌133上進行滑動之狀態受到支撐。
    晶圓W為例如矽晶圓等而收容於匣式容器127。晶圓W係藉由導入側搬送機構132而從導入埠125往第1加載互鎖室122或是第2加載互鎖室123受到搬送，被搬送至第1加載互鎖室122或是第2加載互鎖室123之晶圓W係藉由設置於共通搬送室121之搬送機構131而搬送至4個處理裝置111~114。此外，於4個處理裝置111~114間移動晶圓W之際也藉由搬送機構131來搬送晶圓W。藉由以此方式來移動於處理裝置111~114之間，使得晶圓W於個別處理裝置111~114受到處理。如此之晶圓W之搬送以及處理之控制係在系統控制部134進行，用以進行系統控制之程式等係記憶於記憶媒體136中。
    於本實施形態中，4個處理裝置111~114當中之第1處理裝置111係用以形成MnOx膜者，第2處理裝置112係用以藉由原子狀氫等來進行MnOx膜之表面膜質改善者，第3處理裝置113係用以進行Ru膜之成膜者，第4處理裝置114係用以進行Cu膜之成膜者。於第2處理裝置112係連接有用以產生原子狀氫之遠距離電漿產生部120，讓產生之原子狀氫照射於晶圓W以進行氫自由基處理。此外，第2處理裝置112只要為產生原子狀氫即可，可於第2處理裝置112內部設置電漿產生部，也可為設置加熱燈絲利用加熱來產生原子狀氫之構造。
    此外，如圖13所示般，可使得於第1處理裝置111、第2處理裝置112以及第3處理裝置113所進行之處理以一個處理裝置116來進行。於此情況，連接著遠距離電漿產生部120之處理裝置116係經由閘閥G而連接於共通搬送室121。此外，於MnOx膜等之成膜前進行晶圓W之前處理的情況，如圖13所示般，亦可設置進行晶圓W前處理(例如脫氣)之處理裝置117。
    (半導體裝置之製造方法)
    其次，基於圖14針對本實施形態之半導體裝置之製造方法來說明。本實施形態之半導體裝置之製造方法係具有多層配線構造之半導體裝置之製造方法，用以進行層間之配線。從而，針對所形成之半導體元件以及半導體元件之形成方法予以省略。
    首先，於步驟102(S102)係形成作為層間絕緣膜之絕緣膜。具體而言，如圖15(a)所示般，於矽基板等基板210上形成絕緣層211，於此絕緣膜211表面形成由銅等所構成之配線層212，如圖15(b)所示般，再形成作為層間絕緣膜之SiO2等所構成之絕緣膜213。此外，配線層212係和在基板210表面等所形成之未圖示的電晶體、其他配線連接著。
    其次，於步驟104(S104)，在絕緣膜213形成開口部。具體而言，如圖15(c)所示般，將絕緣膜213之既定區域以蝕刻等加以去除直到配線層212表面露出為止，來形成開口部214。本實施形態，開口部214係由細長形成之溝槽(槽渠)214a以及在此溝槽214a之底部一部分處所形成之洞214b所構成，於洞214b之底部露出有配線層212。如此之開口部214可例如於絕緣膜213表面塗布光阻劑，利用曝光裝置進行曝光、利用RIE(Reactive Ion Etching)等進行蝕刻，而使得此等製程反覆進行來形成。
    其次，於步驟106(S106)係進行脫氣處理、洗淨處理以作為前處理。藉此，將開口部214之內部加以潔淨。如此之洗淨處理可舉出H2退火處理、H2電漿處理、Ar電漿處理、使用有機酸之乾式潔淨處理等。
    其次，於步驟108(S108)，係進行成為第1膜之MnOx膜等含Mn膜之成膜(第1成膜製程)。具體而言，如圖16(a)所示般，將基板210加熱至200℃並使用含Mn之有機金屬原料而利用CVD來形成MnOx膜215。藉此，除了洞214b之底部以外，係於開口部214側面等形成MnOx膜215。此外，此MnOx膜215在和絕緣膜213之交界部分有時會形成MnSixOy膜。此處，由於在露出配線層212之區域(亦即洞214b之底部)去除了氧化物膜，故受到CVD之選擇成長性之影響，MnOx膜215幾乎不會於配線層212表面以膜的形式來沉積，而是主要形成於開口部214之側面等。此外，所形成之MnOx膜215之膜厚為0.5~5nm，MnOx膜215之成膜除了CVD法以外也可藉由ALD(Atomic Layer Deposition)法來進行。此外，於本實施形態，作為第1膜係係針對使用MnOx膜215之情況做了說明，但以形成第1膜之材料而言可舉出金屬氧化物，較佳為選自含有Mg、Al、Ca、Ti、V、Cr、Mn、Fe、Co、Ni、Ge、Sr、Y、Zr、Nb、Mo、Rh、Pd、Sn、Ba、Hf、Ta以及Ir中1種或是2種以上的元素之氧化物。
    其次，於步驟110(S110)，係進行氫自由基處理(氫自由基處理製程)。具體而言，藉由遠距離電漿、電漿、加熱燈絲等來產生原子狀氫，使得所產生之原子狀氫照射於MnOx層215表面。於本實施形態，係藉由圖12以及圖13等所示遠距離電漿產生部120所產生之遠距離電漿來產生原子狀氫，而將所產生之原子狀氫照射於基板210之成膜有MnOx215之面。此時，以合併進行加熱處理為佳，例如將基板210加熱到400℃。此溫度係較MnOx膜215之成膜溫度以及後述Ru膜216之成膜溫度來得高溫。此處，氫自由基處理係於H2：10%與Ar：90%之氣體環境氣氛中，以處理壓力40Pa、輸入功率3kW、基板加熱溫度400℃進行60秒。
    此外，本實施形態之氫自由基處理中，基板210之加熱溫度以室溫~450℃為佳，較佳為200℃~400℃，特佳為400℃。此外，氣體環境氣氛以Ar中之H2濃度為1~20%為佳，較佳為5~15%，特佳為H2：10%與Ar：90%。此外，處理壓力以10~500Pa為佳，較佳為20~100Pa，特佳為40Pa。此外，輸入功率以1~5kW為佳，較佳為2~4kW，特佳為3kW。此外，處理時間以5~300秒為佳，較佳為10~100秒，特佳為60秒。此外，亦可於步驟108之MnOx膜215與步驟110之氫自由基處理之間進行脫氣製程(熱處理製程)。
    其次，於步驟112(S112)中，進行做為第2膜之Ru膜的成膜(第2成膜製程)。具體而言，如圖16(b)所示般，使用含Ru之有機金屬原料來將基板210加熱到約200℃而藉由CVD來形成Ru膜216。Ru膜216為金屬材料，於包含洞214b底面之開口部214內面進行成膜。亦即，Ru膜216係形成於在開口部214露出之配線層212以及MnOx層215之表面。洞214b之底面由於如前述般在露出之配線層212表面並未形成MnOx層215，故於配線層212表面形成Ru膜216。
    此外，於步驟110之氫自由基處理與步驟112之Ru膜216之成膜之間以保持在既定真空度或是既定氧分壓為佳，例如，當真空度之情況以保持在1×10-4Pa以下為佳。因此，步驟110之氫自由基處理與步驟112之Ru膜216之成膜較佳為如圖13所示般於同一腔室內進行、或是如圖12所示般將用以進行氫自由基處理之腔室與用以進行Ru膜216之成膜的腔室利用可保持在既定真空度之共通搬送室121來連結，而可經由共通搬送室121來移動晶圓W。
    此外，亦可於步驟110之氫自由基處理與步驟112之Ru膜216之成膜之間設置將基板210冷卻至Ru膜之成膜溫度以下(例如室溫)之冷卻製程。所成膜之Ru膜216之膜厚為0.5~5nm，Ru膜216之成膜除了CVD法以外也可藉由ALD法來進行。此外，於本實施形態中，係針對使用Ru膜216作為第2膜之情況做了說明，但形成第2膜之材料也可為含有選自Fe、Co、Ni、Ru、Rh、Pd、Os、Ir以及Pt當中1或是2以上的元素。此外，也可進一步包含選自鉑族元素中1或是2以上之元素。
    其次，於步驟114(S114)係進行Cu膜之成膜(電極形成製程)。具體而言，如圖16(c)所示般，以CVD法、ALD法、PVD法、電鍍法、無電鍍法、超臨界CO2法其中一種方法來形成Cu膜217。此外，形成Cu膜217之方法也可將上述方法加以組合。於本實施形態，最初利用濺鍍形成薄的Cu膜之後，以電鍍來沉積Cu以形成Cu膜217。
    之後，視需要以CMP(Chemical Mechanical Polishing)等來進行平坦化。可藉由反覆以上製程來形成所希望之多層配線，可製造具有多層配線構造之半導體裝置。
    此外，上述步驟108之MnOx膜215、步驟110之氫自由基處理、步驟112之Ru膜216可在同一腔室(處理裝置)進行，此外也可分別以不同腔室(處理裝置)來進行。
    此外，依據本發明之製造方法，可使得Cu多層配線成為微細化。藉此所得之效果為，因著半導體裝置(元件)之高速化、微細化等而可製作小型但高速運轉且具可靠性之電子機器。
    (所形成之Ru膜)
    其次，針對實際製作了Ru膜者進行TEM(Transmission Electron Microscope)像之觀察以及SEM(Scanning Electron Microscope)像之觀察的結果來說明。具體而言，製作出形成有Ru膜之3種類樣品，亦即製作樣品17A、17B、17C，進行TEM像之觀察以及SEM像之觀察。樣品17A係以和圖14所示本實施形態之製造方法之一部分為同樣的方法(亦即依序進行絕緣膜成膜、MnO膜成膜、氫自由基處理、Ru膜成膜)所製作者。樣品17B係取代氫自由基處理改以進行氫退火處理所製作者，亦即，係依序進行絕緣膜成膜、MnO膜成膜、氫退火處理、Ru膜成膜所製作者。樣品17C乃未進行氫自由基處理以及氫退火處理所製作者，亦即係依序進行絕緣膜成膜、MnO膜成膜、Ru膜成膜所製作者。此外，樣品17A之氫自由基處理與樣品17B之氫退火處理係以大致相同溫度來進行。
    圖17係顯示樣品17A、17B、17C之TEM像，圖18至圖21係顯示樣品17A、17B、17C之SEM像。此外，圖17(a)係樣品17A之TEM像，圖17(b)係樣品17B之TEM像，圖17(c)係樣品17C之TEM像。此外，圖18~圖21係不同角度之SEM像，圖18(a)~圖21(a)係樣品17A之SEM像，圖18(b)~圖21(b)係樣品17B之SEM像，圖18(c)、圖20(c)、圖21(c)係樣品17C之SEM像。此外，樣品17A、17B、17C中，於圖17所示者和於圖18~圖21所形成者係形成在不同基板，再者，圖18以及圖19與圖20以及圖21係不同區域之SEM像。
    如圖17所示般，樣品17A相較於樣品17B以及17C之Ru膜來得厚且平滑形成。此外，由於樣品17A相較於樣品17B以及17C係較厚形成了Ru膜，而可縮短醞釀時間。此外，如圖18~圖21所示般，樣品17A相較於樣品17B以及17C之表面凹凸來得少而被平滑地形成。
    如此般，於本實施形態之製造方法，進行氫自由基處理相較於不進行氫自由基處理之情況以及取代氫自由基處理改以氫退火處理之情況係明顯地得到良好的效果。
    此外，雖針對本發明之實施形態做了說明，但上述內並非用以限定發明之內容。
    此外，本國際申請係基於2011年6月16日提申之日本專利申請第2011-134317號而主張優先權，將日本專利申請第2011-134317號之全部內容援用於本國際申請中。
    10‧‧‧基板
    10a‧‧‧矽基板
    10b‧‧‧TEOS膜
    11‧‧‧MnOx膜(第1膜)
    12‧‧‧Ru膜(第2膜)
    13‧‧‧Cu膜
    111‧‧‧第1處理裝置
    112‧‧‧第2處理裝置
    113‧‧‧第3處理裝置
    114‧‧‧第4處理裝置
    120‧‧‧遠距離電漿產生部
    121‧‧‧共通搬送室
    122‧‧‧第1加載互鎖室
    123‧‧‧第2加載互鎖室
    124‧‧‧導入側搬送室
    125‧‧‧導入埠
    126‧‧‧開閉門
    127‧‧‧匣式容器
    128‧‧‧定向器
    131‧‧‧搬送機構
    132‧‧‧導入側搬送機構
    133‧‧‧導軌
    210‧‧‧基板
    211‧‧‧絕緣層
    212‧‧‧配線層
    213‧‧‧絕緣膜
    214‧‧‧開口部
    214a‧‧‧溝槽
    214b‧‧‧洞
    215‧‧‧MnOx膜
    216‧‧‧Ru膜
    217‧‧‧Cu膜
    圖1係所製作之樣品1A以及1B之構造圖(1)。
    圖2係Ru膜之成膜時間與Ru膜之膜厚相關圖。
    圖3係Ru膜之膜厚與片電阻之相關圖。
    圖4係所製作之樣品2A、2B、3A以及3B之構造圖(2)。
    圖5係所製作之樣品4A以及4B之構造圖(3)。
    圖6係所製作之樣品2A之SIMS分析所得之深度與濃度之相關圖。
    圖7係所製作之樣品2B之SIMS分析所得之深度與濃度之相關圖。
    圖8係所製作之樣品3A之SIMS分析所得之深度與濃度之相關圖。
    圖9係所製作之樣品3B之SIMS分析所得之深度與濃度之相關圖。
    圖10係所製作之樣品4A之SIMS分析所得之深度與濃度之相關圖。
    圖11係所製作之樣品4B之SIMS分析所得之深度與濃度之相關圖。
    圖12係本實施形態之半導體裝置之製造裝置之構成圖。
    圖13係本實施形態之其他半導體裝置之製造裝置之構成圖。
    圖14係本實施形態之半導體裝置之製造方法之說明圖。
    圖15係本實施形態之半導體裝置之製造方法之製程圖(1)。
    圖16係本實施形態之半導體裝置之製造方法之製程圖(2)。
    圖17係所製作之樣品17A、17B、17C之TEM像。
    圖18係所製作之樣品17A、17B、17C之SEM像(1)。
    圖19係所製作之樣品17A、17B之SEM像。
    圖20係所製作之樣品17A、17B、17C之SEM像(2)。
    圖21係所製作之樣品17A、17B、17C之SEM像(3)。
    10‧‧‧基板
    10a‧‧‧矽基板
    10b‧‧‧TEOS膜
    11‧‧‧MnOx膜(第1膜)
    12‧‧‧Ru膜(第2膜)
    权利要求:
    Claims (19)
    [1] 一種半導體裝置之製造方法，係具有下述製程：第1成膜製程，係於基板表面形成絕緣膜，並於該絕緣膜所形成之開口部的內部形成由金屬氧化物所構成之第1膜；氫自由基處理製程，係對該第1膜照射原子狀氫；第2成膜製程，係於該氫自由基處理製程之後，於該開口部之內部形成由金屬所構成之第2膜；以及電極形成製程，係於形成該第2膜之後，於該開口部之內部形成由金屬所構成之電極。
    [2] 如申請專利範圍第1項之半導體裝置之製造方法，其中該氫自由基處理製程係達成：縮短該第2膜之醞釀時間、提高膜厚均勻性、提高片電阻、提高密合性中之一者。
    [3] 如申請專利範圍第1或2項之半導體裝置之製造方法，其中該氫自由基處理係於該基板受到加熱之狀態下所進行者。
    [4] 如申請專利範圍第1至3項中任一項之半導體裝置之製造方法，其中該氫自由基處理係減少該第1膜中之碳(C)成分。
    [5] 如申請專利範圍第1至4項中任一項之半導體裝置之製造方法，其中該原子狀氫係由遠距離電漿所產生者。
    [6] 如申請專利範圍第1至5項中任一項之半導體裝置之製造方法，其中該第1膜係由含有選自Mg、Al、Ca、Ti、V、Cr、Mn、Fe、Co、Ni、Ge、Sr、Y、Zr、Nb、Mo、Rh、Pd、Sn、Ba、Hf、Ta以及Ir當中1或2以上元素的氧化物者所成膜者。
    [7] 如申請專利範圍第1至6項中任一項之半導體裝置之製造方法，其中該第1膜係含有Mn之氧化物。
    [8] 如申請專利範圍第1至7項中任一項之半導體裝置之製造方法，其中該第1膜係藉由CVD法、ALD法或是超臨界CO2法所成膜者。
    [9] 如申請專利範圍第1至7項中任一項之半導體裝置之製造方法，其中該第1膜係藉由熱CVD法或是熱ALD法或是電漿CVD法或是電漿ALD法或是超臨界CO2法所成膜者。
    [10] 如申請專利範圍第1至9項中任一項之半導體裝置之製造方法，其中該第2膜係由含有選自Fe、Co、Ni、Ru、Rh、Pd、Os、Ir以及Pt當中1或2以上元素者所成膜者。
    [11] 如申請專利範圍第1至10項中任一項之半導體裝置之製造方法，其中該第2膜係藉由CVD法、ALD法或是超臨界CO2法所成膜者。
    [12] 如申請專利範圍第1至10項中任一項之半導體裝置之製造方法，其中該第2膜係藉由熱CVD法或是熱ALD法或是電漿CVD法或是電漿ALD法或是超臨界CO2法所成膜者。
    [13] 如申請專利範圍第1至12項中任一項之半導體裝置之製造方法，其中該電極係藉由銅或是含銅材料所形成者。
    [14] 如申請專利範圍第1至13項中任一項之半導體裝置之製造方法，其中該電極係藉由選自熱CVD法、熱ALD法、電漿CVD法、電漿ALD法、PVD法、電鍍法、無電鍍法、超臨界CO2法中1或2以上之方法所成膜者。
    [15] 一種半導體裝置，係具有由如申請專利範圍第1至14項中任一項之半導體裝置之製造方法所形成之膜構造。
    [16] 一種半導體裝置之製造裝置，係於基板表面形成絕緣膜，並於該絕緣膜所形成之開口部的內部形成由金屬氧化物所構成之第1膜，然後對該第1膜照射原子狀氫，於照射該原子狀氫之後在該開口部之內部形成由金屬所構成之第2膜，並於該第2膜上形成由金屬所構成之電極；特徵即在於對第1膜照射原子狀氫。
    [17] 如申請專利範圍第16項之半導體裝置之製造裝置，係具有用以產生該原子狀氫之遠距離電漿產生部。
    [18] 如申請專利範圍第16或17項之半導體裝置之製造裝置，係具有用以加熱該基板之加熱機構。
    [19] 一種記憶媒體，係記憶可被系統控制部(電腦)讀取之程式，該系統控制部(電腦)係控制實施如申請專利範圍第1至14項中任一項之製造方法。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI470679B|2015-01-21|Semiconductor device manufacturing method
    KR101692170B1|2017-01-02|반도체 장치의 제조 방법
    TWI431694B|2014-03-21|A semiconductor device manufacturing method, a semiconductor manufacturing apparatus, and a memory medium
    JP6360276B2|2018-07-18|半導体装置、半導体装置の製造方法、半導体製造装置
    CN100399520C|2008-07-02|具有多层配线结构的半导体装置及其制造方法
    JP2010010700A|2010-01-14|半導体装置の製造方法及び半導体装置
    JP4473824B2|2010-06-02|半導体装置の製造方法
    TW201138024A|2011-11-01|Interfacial layers for electromigration resistance improvement in damascene interconnects
    US9153481B2|2015-10-06|Manganese-containing film forming method, processing system, electronic device manufacturing method and electronic device
    US10504779B2|2019-12-10|Hydrogenation and nitridization processes for reducing oxygen content in a film
    US20180144973A1|2018-05-24|Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
    TW201628071A|2016-08-01|用於自晶種層表面移除污染的系統及方法
    KR101882991B1|2018-07-27|루테늄막의 성막 방법, 성막 장치 및 반도체 장치의 제조 방법
    KR101396624B1|2014-05-16|성막 방법 및 처리 시스템
    KR100922905B1|2009-10-22|성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
    TW201923147A|2019-06-16|用於beol 互連的ald 銅與高溫pvd 銅沉積的集成
    US6596629B2|2003-07-22|Method for forming wire in semiconductor device
    KR100382742B1|2003-05-09|반도체 소자의 커패시터 형성방법
    TW201628125A|2016-08-01|自種晶層表面移除污染之系統以及方法
    JPH1064849A|1998-03-06|薄膜作製方法および薄膜作製装置
    KR100872799B1|2008-12-09|플라스마 원자층 증착법을 이용한 반도체 콘택트용 금속실리사이드 제조방법
    US20210407853A1|2021-12-30|Impurity Removal in Doped ALD Tantalum Nitride
    KR20200081284A|2020-07-07|반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법
    US20210351136A1|2021-11-11|Binary Metal Liner Layers
    JP2009094348A|2009-04-30|半導体装置およびキャパシタの製造方法、成膜装置
    同族专利:
    公开号 | 公开日
    KR20140041745A|2014-04-04|
    WO2012173067A1|2012-12-20|
    US20140103529A1|2014-04-17|
    KR101659469B1|2016-09-23|
    TWI470679B|2015-01-21|
    JPWO2012173067A1|2015-02-23|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JP4492949B2|2004-11-01|2010-06-30|ルネサスエレクトロニクス株式会社|電子デバイスの製造方法|
    JP5076452B2|2006-11-13|2012-11-21|富士通セミコンダクター株式会社|半導体装置の製造方法|
    JP2008300568A|2007-05-30|2008-12-11|Tokyo Electron Ltd|半導体装置の製造方法、半導体製造装置及び記憶媒体|
    JP2009147137A|2007-12-14|2009-07-02|Toshiba Corp|半導体装置およびその製造方法|
    JP5417754B2|2008-07-11|2014-02-19|東京エレクトロン株式会社|成膜方法及び処理システム|
    JP2010040771A|2008-08-05|2010-02-18|Rohm Co Ltd|半導体装置の製造方法|
    US8110504B2|2008-08-05|2012-02-07|Rohm Co., Ltd.|Method of manufacturing semiconductor device|
    JP4415100B1|2008-12-19|2010-02-17|国立大学法人東北大学|銅配線、半導体装置および銅配線形成方法|
    US8425987B2|2008-12-31|2013-04-23|Intel Corporation|Surface charge enhanced atomic layer deposition of pure metallic films|
    US20110204518A1|2010-02-23|2011-08-25|Globalfoundries Inc.|Scalability with reduced contact resistance|JP5353109B2|2008-08-15|2013-11-27|富士通セミコンダクター株式会社|半導体装置の製造方法|
    JPWO2014013941A1|2012-07-18|2016-06-30|東京エレクトロン株式会社|半導体装置の製造方法|
    TWI633604B|2013-09-27|2018-08-21|美商應用材料股份有限公司|實現無縫鈷間隙塡充之方法|
    JP6268008B2|2014-03-17|2018-01-24|東京エレクトロン株式会社|Ｃｕ配線の製造方法|
    KR102238257B1|2014-08-26|2021-04-13|삼성전자주식회사|반도체 소자의 제조 방법|
    JP6584326B2|2015-03-16|2019-10-02|東京エレクトロン株式会社|Ｃｕ配線の製造方法|
    US10096548B2|2015-03-16|2018-10-09|Tokyo Electron Limited|Method of manufacturing Cu wiring|
    JP2017050304A|2015-08-31|2017-03-09|東京エレクトロン株式会社|半導体装置の製造方法|
    JP6559046B2|2015-11-04|2019-08-14|東京エレクトロン株式会社|パターン形成方法|
    JP2017135237A|2016-01-27|2017-08-03|東京エレクトロン株式会社|Ｃｕ配線の製造方法およびＣｕ配線製造システム|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011134317||2011-06-16||
    [返回顶部]